xilinxfpga挖矿

㈠ Xilinx Virtex-7 FPGA 中的 Block RAM是DRAM还是SRAM啊

用的时候都是按SRAM用的，不用控制刷新，你仿真一下就可以了。block ram资源相对较少，省着点用。

㈡ 我们需要购买一些xilinx的fpga，大家可以推荐下去哪里买吗价钱便宜的，看了avnet，太贵了。谢谢

安富利 Xilinx的代理商 太贵了啊 国内就是贵 你可以找Digilent买教学班 拆器件玩吧

㈢ xilinx FPGA 综合 布局布线都是干了什么事情啊

1.post-快速的意思，这个问题我不太确定
2.translate：转换的意思，就是将vhdl或者verilog转换为器件元语，选择不同的器件，则转换结果是不一样的
map：布局，将转换出来的原件按一定规则摆放在fpga内部，原则是尽量分散，这个可以用区域约束来控制
route：布线，根据map的结果，计算fpga内部的最优连线，努力程度设置的不一样，结果一般是不一样的
behavioural 就是我们一般说的行为仿真或者功能仿真，也叫前仿，其他3种都叫后仿，这个仿真只是对功能进行测试，不包含任何门电路及线路的延迟信息，也就是说，功能仿真通过只代表功能正确性，但如果代码书写有不合理的地方，就有可能有因为布线导致的时序问题
顺便说一下，行为仿真只需要对代码进行synthesize通过就可以了，不需要其他步骤
post-translate指的是对代码综合和translate后，再进行仿真，这个仿真主要是加入了门电路的延迟信息，并没有计算布线的延迟
post-translate仿真需要执行translate后才能执行
post-map，同上，对工程执行综合、translate和map后，再进行仿真，这个仿真会将门电路的延迟和路径延迟计算进去，但需要注意，由于没有route，因此这里的路径延迟是理论计算出来的，一般实际布线的延迟会更大
post-route，也就是对工程进行综合、translate、map和route后，将所有真实的延迟信息计算进去，然后再进行仿真
3.behave是前仿，也叫功仿，其他几个都是后仿
4.时序约束主要是用来控制工程综合结果的，你不加时序约束，ise也会自动添加一个作为执行的依据。也许不加综合的结果能通过，但是想要可靠的话，还是加上比较好，这样report是比较可信的

㈣ FPGA如何入门，看了Xilinx开发教程还是觉得很吃力

给你一条思路。首先FPGA的特点是易上手，不可能精通。很多搞了十几年的FPGA工程师还不是遇到项目就卡壳。我见过一个华为工作了七年的做FPGA的，项目搞不出来辞职的（现在是我的顶头上司），所以想搞FPGA还得沉得住心，吃得了苦。然后自学就刚开始学语法，学个两周足以，语法实在太简单了。然后开始买开发板，跟着例程跑程序，这个阶段至少掌握整个FPGA开发流程和熟悉软件，尤其是在线调试，建议VIVADO，因为这玩意还是有点复杂的，工作中要是让你调接口你连这软件怎么抓信号都不会那可就尴尬了。至于SOC这些就不要学了，学了也没用，工作中基本上用不到。然后软件熟悉的差不多就开始自己写代码，这个阶段最主要是注意形成自己的代码风格，多看代码多写代码多仿真，要是有实际项目的代码就更好了，学习人家高手的代码风格（建议别用开发板的代码学习，写的太搓了），然后多搜一些异步设计的规范等等资料，等你知道给个你几个时钟你该用哪个时钟写哪个代码的时候开始玩一些实际项目的东西，这个时候开始有选择了，一般FPGA就是两个方向-接口与算法。这个阶段出去找工作吧，剩下的都是工作中才会理解的东西。算法门槛高，我就写过中频采集板的代码，其他的也不懂，接口的话开始按照人家招聘公司的要求学习，一般要求你要懂PCIE,DDR这些高速接口，高速接口无非是IP核例化和控制，看起来难实则也难（不过是工作中难，要是学习这玩意是啥的话还是不那么难的）。FPGA这玩意最忌讳的是手低眼高，也是很多学FPGA最容易犯的错，觉得这玩意就那么一回事。剩下的路就该你自己走了，FPGA是一个相对比较偏的行业，网上资源不太好搜集，信息收集也是一个需要学会的，但一般都是从人家赛家的官网下载的，所以英语底子得扎实。至于数电就不用再看了，本科基础足够了，心中有电路可不是指的是那种触发器堆的电路，而是指的是数据流的传输与时钟布局的大局观以及整个项目的大局观，所以看数电是没用滴。不过对于信号处理的有些基础知识，至少要知道啥是奈奎斯特采样，啥是中频采样，啥是FIR，FFT,DDC,UDC。

㈤ 倒底是Altera的FPGA好，还是 Xilinx的FPGA好

本人用过cyclone和spartan系列的FPGA，现就开发工具及开发流程对这两家FPGA进行对比。[神马] 一、 开发工具Altera的开发工具有Quartus II 、Sopc builder、Nios II、signal tap II、DSP Builder；Xilinx的开发工具有ISE、EDK、SDK、ChipScope 、System Generator；Quartus II相对于ISE，都是逻辑设计软件，功能相当；Sopc builder相对于EDK，用来建立软核，Sopc builder是生成bsf文件与quartus接口，生成ptf文件与nios接口，而edk则可直接生成目标文件（bit），而且还可以用EDK进行软件设计，也就是说EDK可以不依赖ISE和SDK就可独立完成一个设计。相比之下EDK要胜sopc builder一筹。Nios II相对于SDK，两者功能相当，而且界面相似度达到99％。用SDK进行软件开发比在EDK中还是要好一些，界面比EDK中的友好。signal tap II相对于ChipScope，嵌入式逻辑分析仪，方便调试；DSP Builder相对于System Generator用来建立DSP的算法模块。由于没用过ChipScope和System Generator，所以不做分析。 二、 开发流程先说说ALTERA的SOPC开发流程硬件设计首先，通过QUARTUS II建立工程，新建一个Block Diagram/Schematic File文件；再打开SOPC Builder建立CPU系统，添加IP，点击Genenater生成.bsf和.ptf目标文件；再回到QUARTUS II，将bsf文件导到入Schematic中，分配引脚，编译生成sof和pof文件。硬件设计算是完成。软件设计打开nios II,新建工程，select target hardware为前面生成的pft文件，建立软件程序，编译生成elf文件。下载调试先通过JTAG接口下载sof文件（硬件），再下载elf文件查运行或debug。固化通过AS接口下载POF文件，再通过JTAG下载ELF文件。 再看看xilinx 的sopc开发流程硬件设计打开EDK，建立CPU系统，添加IP，点击update bitstream，生成硬件bit流文件。 软件设计方式一、在EDK里添加C代码，将软件与硬件合成一个bit文件，这样程序在片内运行，适合于比较小的程序。方式二、在EDK里添加C代码，硬件生成bit文件，软件生成elf文件，bit下载到片内，elf下载到片外。方式三、在SDK里进行软件设计，同样生成elf文件，界面比edk的要友好。 下载调试与固化 如果软件与硬件合成了一个bit文件，则只需要下载和固化mcs(bit转化而来)文件了。如果软件比较大，则需要分两次下载，bit下载到片内，elf下载到片外，若要固化到flash里，则还需要在edk里添加bootloader代码，将其与硬件合成一个bit文件。再将bit转化为mcs后固化到FPGA配置芯片里，elf文件下载到片外flash里。 从开发流程来看， EDK可以不依赖ISE就能完成SOPC的设计，当然它也可以像altera那样，将cpu软核导入到ise中去。由此看来，xilinx的开发流程更加的灵活，相比altera要强大。

㈥ 关于赛灵思 Alter FPGA 与 Xilinx FPGA 的优缺点比较谁知道呀

1）xilinx的FPGA有宇航级，altera没有，所以航天的军品里面没有altera的份额而xilinx有；
2）在顶级器件的比较上，xilinx的速度等性能上始终要比altera高出一点；
3）从FPGA的资源上看，xilinx的短线资源较altera的丰富，也就是说，在逻辑资源用得较满的情况下，xilinx的更容易布通；
同时，由于设计了更多的短线资源，所以相同速度等级和逻辑资源的器件，xilinx的器件成本比altera的高，反映到最终售价上也是如此，因此，只要altera的能满足你的设计，那么将比xilinx有更高的性价比；
4）软件上，quartus的集成界面易用性做得比ISE好，而ISE的脚本支持比quartus做得好；因此对初学者来说，quartus更容易入门，而对熟练用户，在大型设计项目的开发中，ISE则会显得更顺手，因为可以对后端设计进行更精细的控制和自动化。

㈦ xilinx的fpga真有那么贵吗看到淘宝上很多芯片一个都上千。

这要看FPGA的内部资源多少，资源少的也不贵，只不过做大项目不够用，但买来玩玩儿是没问题的。

㈧ xilinx的fpga怎样实现去用光收发模块（SFP)来收发数据

FPGA选择带GTP的型号，去Xinlinx官网找此系列FPGA的Demo电路，有详尽的文档、原理图、PCB，都是源文件，直接改一改就能用了！

㈨ xilinx的fpga哪些资源可以占满

频率不高的话都可以占满，不论资源占用多少只要能满足时序约束就行

㈩ xilinx fpga的配置

具体这个型号的配置还是自己查一下比较合适一点儿。