ltc1569數據手冊

A. 如何用D/A轉換成正弦波

任意波形發生器（Arbitrary Waveform Generator，AWG）是隨著眾多領域對於復雜的、可由用戶定義的測試波形的需要而形成和發展起來的，它的主要特點是可以產生任何一種特殊波形，輸出信號的頻率、電平以及平滑低通濾波的截至頻率也可以作到程序設置，因此在機械性能分析、雷達和導航、自動測試系統等方面得到廣泛的應用。而對AWG的控制、數據傳輸、輸出信號的頻率和電平設置都可以通過微機列印口在EPP（增強並行介面）工作模式下設計完成。這樣不僅具有設計簡單，佔用微機資源較少的優點，而且操作簡單，使用方便，易於硬體升級。

2 總體框圖及設計原理
所設計的AWG可以產生多種任意波形模擬信號，包括正弦波、方波、三角波、梯形波、拋物線波、SINC波和偽隨機信號等。信號的產生採用直接數字合成的設計思想，所不同的是DDS產生的信號是固化在 ROM中的正弦波，通過波形查詢表和數模轉換器產生不同頻率的正弦波，而AWG中存儲波形的存儲器是可以隨機寫入的，這樣才可以真正產生任意波形。此外，AWG的工作方式可以分為連續方式和突發方式。連續工作方式是指存儲在存儲器中的數據在時鍾的作用下連續不斷的送給數模轉換器，以獲得周期的模擬信號；突發工作方式則是在特定的觸發條件下，信號只輸出一次。觸發條件包括軟體內部觸發和外部觸發，外部觸發又包括外部觸發信號的上升沿、下降沿、正電平和負電平觸發等。AWG的總體設計框圖如圖1所示。

AWG的設計可以分為兩部分：EPP介面電路和波形產生電路。EPP介面電路是軟體控製程序和波形產生電路的數據傳輸通道。它採用ALTERA公司的復雜可編程邏輯器件EPM7128設計完成，負責並口和波形存儲器之間的緩沖隔離、匯流排收發控制和地址產生。波形產生電路主要任務是在EPP介面電路控制下產生任意波形信號。來自並口的波形數據通過EPP寫操作順序寫入波形存儲器。波形數據存儲完後，由軟體決定採用何種觸發條件和工作方式，進而產生相應的控制信號。時鍾產生電路產生頻率可控的時鍾信號，作為波形存儲器、地址發生器以及數模轉換器的時鍾。在控制信號的控制下，地址發生器產生地址，讀出和地址相對應的波形點數據送高速數模轉換器產生模擬信號，最後對該模擬信號進行平滑濾波後輸出符合用戶需要的波形。

3 主要硬體電路設計 3.1 EPP介面電路
計算機並行口的工作方式可設置為SPP、 EPP和 ECP三種工作方式。EPP是一種與 SPP兼容且能完成雙向數據傳輸的外圍介面模式。EPP最高傳輸速率可以達到2MBPS，並可雙向工作，接近於PC機ISA匯流排的數據傳輸率。它提供四種數據傳輸周期：數據寫周期、數據讀周期、地址寫周期及地址讀周期，數據讀寫和地址讀寫在微機中所佔用的地址不同。數據讀寫產生 DATASTB信號，地址讀寫產生 ADDRSTB信號。例如，數據寫的工作過程為（1）WRITE信號保持低電平，若WAIT信號為低，數據選通信號DATASTB有效（低電平）。（2）等待WAIT信號變高，變高後數據線上數據生效。（3）DATASTB信號由低變高。（4）等待 WAIT信號由高變低，WAIT的上升沿釋放數據線，結束讀周期。本文闡述的EPP任意波形發生器要用到數據寫和地址寫兩個操作周期，其時序如圖2所示。

EPP介面電路的設計由復雜可編程邏輯器件（CPLD）設計完成，負責AWG的邏輯控制和數據分配。由圖1可以看出所設計的AWG可以輸出兩路模擬信號，因此來自並口的波形數據應當分別寫入兩個波形存儲器中，完成數據分配。具體實現上是在CPLD為兩個波形存儲器分配不同的地址，首先由地址寫操作決定後續的數據寫入哪個地址埠，隨後順序將波形數據寫入指定的波形存儲器。此外，整個電路的控制命令、輸出波形電平設置以及平滑濾波器的截至頻率設置也是由軟體通過並口完成的，因此在CPLD中也應為其分配地址埠。CPLD內部數據分配電路設計如圖3所示。

並口數據埠的數據究竟是控制命令還是某個波形存儲器的數據由其地址決定。圖3描述了地址產生的方法，從而完成了數據分配，具體工作過程如下：首先，地址選通信號（ADDRSTB）和數據選通信號（DATASTB）與寫信號（WRN）相或，產生寫地址選通信號（ADDRSTB_WRN）和寫數據選通信號（DATASTB_WRN），從而區分讀地址周期和讀數據周期的操作；然後，發出地址寫操作，決定後續數據發往哪個地址；最後是數據寫操作。從圖3可以看出控制命令埠地址為0，而波形存儲器A和波形存儲器B的埠地址分別是1和2，波形電平設置埠地址為3和4，而平滑濾波器設置埠為5和6。

3.2 高速D/A轉換電路
高速D/A轉換電路不僅負責將波形存儲器中的數據轉換為模擬信號，還負責輸出信號的電平設置，設計框圖如圖4所示。

輸出信號電平設置電路主要由參考電壓源AD1580、低速D/A轉換器AD7524和高速D/A轉換器AD9708設計完成。AD1580為AD7524提供1.2V的電壓基準，在8位數字（DB7～DB0）的控制下，AD7524內部的電阻網路將1.2V的電壓基準轉換為0.1V～1.2V電壓輸出。而AD9708的參考電壓正是AD7524的電壓輸出，從而實現了由DB7～DB0控制高速D/A轉換電路的輸出信號電平。

設DB7～DB0所表示的無符二進制數為M，AD7524電壓輸出為VREF，則：

設輸入AD9708的數字量為N，AD9708的輸出電壓為VOUT，負載為RLOAD，則：

由（1）式和（2）式可得：

從（3）式可以看出，適當的選擇M的值，可以設置輸出信號的電平。其中N來自波形存儲器，M由程序設置，從而實現了程序控制輸出信號的電平。

3.3 平滑濾波器
由於波形存儲器中抽樣信號的頻譜是原信號頻譜的周期延拓以及高速數模轉換器的非線性，數模轉換後的模擬信號除了基波外還有各次像頻分量和基波的各次諧波分量，所以在數模轉換器之後跟一個平滑低通濾波器以獲得純凈的基波信號。平滑低通濾波器的截至頻率應當略大於輸出信號的最高頻譜，小於數模轉換頻率的一半。為了獲得不同頻率的輸出信號，採用了不同的數模轉換速率，因此平滑低通濾波器的截至頻率也應當由程序設定。

平滑低通濾波器採用LINEAR公司的10階低通濾波器LTC1569-7設計完成。設置LTC1569-7的截至頻率有兩種方式：外接電阻和外時鍾輸入。外接電阻法通常要求採用數控電位器改變外接電阻的阻值，從而改變低通濾波器截至頻率。外時鍾輸入法是依靠改變外時鍾的頻率從而改變低通濾波器截至頻率。兩種方法相比，外時鍾輸入法易於實現，設計方法如圖5所示。

濾波器截至頻率和外時鍾頻率之間關系為：

4 結論
所設計的AGW性能指標如下：

(1) 模塊最高D/ A轉換速率：4MHz；

(2) 存儲深度：128K；

(3) 模擬信號幅度解析度：8位；

(4) 輸出電壓幅度范圍：±10V；

(5) 輸出信號頻率范圍：100 Hz～300KHz；

實踐證明，基於EPP工作模式下的任意波形發生器易於實現，使用方便靈活，具有較高的性能價格比